This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(II) BICHHA (JP)

灬公開特許公報 (4)

COPREBONOS

特開平8-125066 (())公成日 年月2年 (1996) 5月17日

(SI) Int CL.

互列起号 作用复理器号

FI

灰岭西京复历

HOIL 13/17

13/11

A 6921-4E

HOIL 23/12

書堂は京 泉京文 お求保の以4 FD

(11)出海委員

MM#6-284536

(72) 比量 8

年成6年(1994)10月26日

(71)出版人 000002897

大日本的製品或金丝

复双数新存区市省此至时一丁目 1 章 1 号

(73) 克劳君 八本 岩

复京世新度区市省近京町一丁县181号

大日本印刷器式金丝内

四田 江西

京京县新建区市省企业打一丁吉141号

大日本印刷的区会长内


(10)代智人 芬瑟士 小苔 炒美


(54) 【兄弟の名は】推理対止型半年は基とそれに用いられるリードフレーム。及び指導対止型半端体気管の恒温力法

(57) (夏約)

【目的】 芝なる智慧対止型半端体系体の高温技化、本 観点化が求められている中、 本選弁収定パッケージッイ ズにおけるテップの占有をモ上げ、半途は反覆の小変化 に対応させ、共時に収扱のTSOP耳の小型パッケージ に器就であった支なる多ピン化を実表した数数別止数学 器体整理を提供する.

【状化】・中国体景子の菓子側の器に、中枢化泉子の第 子と見気的に延載するための内部属于当と、中枢作業子 の境子側の個へ型交して外部へと向く外部登場への投資 のための外部機を含と、意見内部線子等と外部電子等と モ運配する理蔵リード部とモー体とした江京のリード部 とそ。地震技術科学を介して、保着して設けており、点 つ。国為基長等への実施のための平田からなる外部電信 そ前記院皇の右リードの万里電子書に連結させ、少なく とも句記を思からなう方を文弦の一部に複数部より方部 に貫出させて辿けている。





(はごけぶらと世)

. (出来引) 生果以至于内容于外の正に 中国以来于 の双子とな気的に見ぬてもための内を双子針と、中華は 菓子の菓子町の匠へ道交してた然へと向くた底回路への 住民のための外部電子部と、心記内部電子型と外針電子 群とを選結するはポリードボとも一体としたリード型も 在製料、地球は単初度を介して、比如してなけており。 * 且つ。回接番低等への天気のためり半田からなる方式会 盛を印花技女のをリードの力量は子郎に連ねさせ、少な 終に毎世させてほけていることを特定とする単純日正常 丰富年22.

【建太保2】 ・ は太保」において、半端弁黒子の菓子は 単語はま子の双子匠の一丸の辺の耳中心製剤上にそって 配置されており、リードがはななの電子を乗びように対 南し向花一対の辺に匂いちけられていることを共産と下 5张符封止型丰运年负责。

【は水原3】 ・中国は菓子の菓子と電気的にお見てるた のの内部双子部と、力配区以と注及でうための5到双子 部と、 紅足内 登泉子郎と力量以子郎とも連及する在院リー10 一ド郎とを一体とし、以方式は子配を、 住民リード型を かして、 リードフレームをから区文下で一方向的に女出 をせ、対向し先は部内士で連絡都を介しては其下5一分 り内野森子包を攻撃点けており、点つ、るの名及子名の 今何で、 ほ状リード郎と遅なし、 一年として全年モ兵府 Fる外に載を立けていることをM むとするリードフレー

【註求項(】 本语作案子の寫子飮の能に、本语作象子 1萬子と常気的に慈禧するための内閣は子群と、年後は 子の昭子側の面へ産交してお祭へと向くお記復襲への 18 成のための外配以下部と、RR内部は子製と外配量子 、とそ延延するは武リード節とそ一年とした万をのリー 鮮とモ、心は圧撃れ尽を力して、空間して立りてお . 且つ. 医路蓋板等への実収のための半田からなるガ 竜岳も収記技数の6.リードの九里以子祭に連絡させ、 なくとも内記年田からなるの名を征の一郎は智慧部と 外部に高出させて及けている資源計止型率組件を置め を万能であって、少なくとも。(A)エッテングDI で。辛卯作祭子の電子とた気的にに蓋するための内容 予部と、外部回路と推放するための外部電子部と、RT (B) チから多ピン化に対しても陥れが見えてきた。 7部菓子部と片 祭徒子的とも選集する性用リード的と - 体とし、双外型粒子包モ、移成リードをモ介して、 - ドフレーム面から意文する一方所断に京出させ、ガ - 元朝部原土で連絡館モ介しては故てる一対の内ビル 5を放在だけており、且つ、もれ草瀬子配の外側で、 !リード部と連結し、一年として文件を存存するカカ 及けているリードフレームモル包する工程。(B) (リードフレームの外製菓子書気でない面(言語)に :好を設け、打ちはき金型により、方向する内閣電子

けられた絶縁がくそれちばず、ツートフレームのけらり かれた意分が末さはまその第三部にくるようにして、丸 足は草はもかして、ツートフレーム文にをこるは立さへ 反じてろませ、 (C) ツードフレームの方内RESU木 星の取分を打ちばできかによりの飲料金でもご覧。

(D) 平黒は黒子の双子却と、切断でれて、平点はま子 へ原料された内包は子供の元本針ともワイケボンディン グしたほに、 形容により方面減予制度のみも方面に収出 ラヴァウルモ打止する工程。 (E) 取扱が形にな出した くとも内記中田からなる方式を採り一度に手段配より方。10、方面電子型面に中田からなる方式を指えばまする工物。 とも含むことも中国とする物理対比を主義な名様のだる 7 G.

(見勢の耳縁な妖婦)

100011

【産業上の利用分別】本民味は、半点なま子をななする 御耳針止髪の中点在水皮(ブラステックパッケージ)に 減し、共に、実は正成を向上させ、立つ、多ピン化にガ 応できらずるのと思とその以上方法に成てる。

[0002]

【花果の住所】 近年,早就在衣裳は、茶具技化、小型化 は新の進歩と電子世別の本性戦化と見る足小化の傾向 (時度) から、LSIのASICに代表されるように、 まずます高量は化、本就は化になってきている。これに 供い。リードフレームを無いた対比型の4年は22でう ・ステックパッケージにおいても、その庶尺のトレンド M. SOJ (Small Outline) - Lead ed Package) PQFP (Quad Flat P.P. に ド a g e) のような音能実法型のパッケージモ 程で、TSOP (Tin Small Outline Package) の以及による可型化モ王母としたパ ッケージの小型化へ、さらにはパッケージ内包の3次元 化によるチップな約31年由上を目的としたしOC(Le ■ d On Chip) の鉄造へと送承してきた。しか し、复奪針止型単語体制度パッケージには、本意性化、 京僧島化ととしに、夏に一度のタビン化、戸安化、小祭 化が求めらており、上記変更のパッケージにおいてもチ ップ外属部分のリードの引き回しがあるため、パッテー ジの小型化に展界が見えてきた。また、TSOPBの小 セパッケージにおいては、リードの引き回し、ピンピッ

100001

(発明が解皮しようとする質量) 上足のように、異なる 推摩針止型平は外集者の高泉は化、京後其化が出められ ており、駅間対止型半線体装置パッケージの一層の多ど ン化、発質化、小型化が出められている。ま発明は、こ のような状況のもと、中途存立星パッケージサイズにお けるテップの占有本を上げ、申請は反反の小型化に対応 させ、国第基をへの文皇高度も低減ででも、から、原共 士を接続する基格部とは正規部に対応する位置に立った。 ままれまはも投票しようとするものである。また、所称 基底への実験を依を向上させることができる複雑料止力

には息のすSOP町の小型パッケージに困難であった更 なる多ピン化も実現しようとするものである。 [0004]

【は冠を解決するための年段】本兄弟の歌舞対止要する 仏芸皇に、 年頃は京子の双子側の節に、 年頃は東子の選 子と写気的に結論するための内閣電子部と、平途は妻子 の双子的の面へ正欠して外部へと向く外部を持への推放 のための外部後子目と、爪尼内部電子部と外部電子部と モ運発する技成リード低とモー体とした甘泉のリード歌 つ。但是基廷与への演集のための本田からなる方式を感 そ 却 足 耳 反 の 春 リード の 力 草 草 子 草 に 蓋 扇 さ せ 。 少 な く とも式記年田からなる角質変数の一部は製算数より角部 に異出をせて立けていることを発量とするものである。 南。 上記において、内容電子舞と力製菓子製とモー作と した江泉のリード部の配列を中国お菓子の菓子似節上に 二次元的に配列し、カガミ官式モキ出ポールにて足爪ナ SCEELDBOA (Ball Cric Arra y) タイプの部庭対比数半端は基準とすることもでき ð.

【0005】そして、上記において、中華は京子の電子 は中語体表子の様子部の一弁の辺の其中心を禁止にそっ て配品されており、リード部は富良の菓子を挟むように 対向し収配一対の辺に沿い立けられていることを共産と するものである。また、ま党戦のリードフレームは、 訳 蘇封止 収半級 体放星 無のリードフレームであって、 平線 体菓子の菓子と電気的に結合するための内部電子群と、 外部国界と住民するための外部属于思と、胸心内部成子 部と外部城下部とも近はする江東リード郡とモー年と し、紅芥菜菓子等モ、は菜リード部モ介して、リードフ 30 レーム部から意义する一方向銀に交出させ、対向し先輩。 製用士で連身部を介して住式する一片の内部電子器を及 **単葉けており、正つ、もの意味子供の方例で、注意リー** ド部と選問し、一件として全体を促作するかの部を設け ていることを共産とするものである。A.上足リードフ レームにおいて、内部電子部と力を電子部とそれを重ね 丁る旗献リード部とモーはとした見みを改乱リードフレ 一ム部に二次元的に配列するしておばすることにより8 CA (Ball Crid Array) 9470ED 対立翌年場合な産業のリードフレームとすることもでき 8.

【0006】本民帆の旅路對止假半層年収益の製油方柱 は、中部作業子の総子例の間に、中部は菓子の菓子とな 気的に舞器するための内部並予部と、早年年末子の菓子 朝の者へ延交してお思へと向くお話書品へのは成のため の外部総子祭と、以記内部総子部と外部総子部とを選絡 する後載リード包とモー你とした元皇のリード似とモ・ 絶異後者料理を介して、数写して記げており、まつ。彼 英昌星等への天生のための年田からなるが至年至それ之 産業の各リードのの点は千年に改立させ、ルバノスもの、い

兄も色からなる方式であっては変ないというだける。 させて低けている飲食自己気を連び来るの料金方法です って、少なくとも、(A)ニッチングだまにで、 ** auu ま子の本子と名気的にはまてうための内部電子 ほと、方 第5年と発展するための方式双子原と、 応父内部双子屋 とかれ位子民とを選れても方だりード民とモーはとし、 なお鮮君子郎を、ひ及り一ド郎も介して、 リードフレー ムボから正文する一方向的に兵士でせ、 方向し 元双献兵 立て書具貫毛がしては尺寸な一川の内は双子 町 毛材 巨点 とを、絶跡は取り履毛介して、医療して合けており、且 10 りており、且つ、もたを放子数の方向で、は然リートの と連吊し、一年として全身もほれてる力や用も思けてい ろりードフレームモ作品でる工士。(8) 貯泥 リードフ レームの力量は子芸劇でない器(茶品)に始日 なぞれ け、打ち以を会型により、対向する内部ル子の両士を放 技士も連絡紙と試置は単に対応する位置に設けられた地 中午に七月ちはぞ、リードフレームの月ちはかれた部分 が申請は菓子の菓子里にくろようにして、森足伊華北モ 介して、リードフレーム全年も本語はエテベル数でる工 権。(C)リードフレームの九を貫を含む不复の部分を 打ち女を全型により切断終金する工程。(D) 年間体療 2.0 子の荒子兵と、切断されて、土里は京子へな歌された内 紅曜子似の先な訳ともワイヤボンデイングした後に、 何 雄により方式は子堂匠のみそ方葉に町出させて全体を封 止する工程。(E) 数記がおに食出したが蘇維子配置に 丰田からなうり食気長をかねする工品。 とそさ ひことそ 特殊とするものである。

[00071

【作用】主見味の推及好止気を選集を包は、上記のよう な状成にすることにより、半年年をはパッケージサイズ におけるテップの占す事を上げ、中央女を屋の小型化に 対応できるものとしている。かち、半年井京庫の田井基 近への食材を放在性を止し、田宮本質への食材を皮の向上 を可能としている。なしくは、内部電子部、外部電子部 とそ一件とした江京のリード賞も中央 年末子 間に 始始 接 らっつせがして自定し、公記ガヌ第子部に平田からなる 乃都電気がも遅过させていることより、名反の小型化モ 雑成している。そして、上記の数からなられば電視器 を。 卓越作者子面に以下行なるて二次元的に配択するこ とにより、辛思な思思の多ピン化を可能としている。 ヰ 西からなる方式を延載を中田ボールとし、二次元的には ガロ電車がも配対した場合にはBCAタイプとなり。 中 福井重星のタビン化にも対応できる。また、上記におい て、中部体を子の幾千が申请はま子の幾千年の一分の辺 の様中心部員上にそって記せされ、リード部は被求 の単 子を表むように対向し収収一分の辺に思い及けられてお り、展示な構造とし、豊富性に激した構造としている。 本党界のリードフレームは、上足のような映成に 下るこ とにより、上記無数別止労斗を有象表の影響を可能とて ろものであるが、過せのリードフレームと異なのエッチ

とがてもる。本見経の世級巨正な平点に公正のなる方法 は、上記リードフレームを思いて、リートフレームのか 五以子記的でない面(五面)に見及りを広げ、おちはも 重要により、万円でで内部双子が向まを展展する選及業 とは連絡的に対応する意識に合けられた発量化とそれら 止き、リードフレームの月5ほかれた部分が14歳は夏子 の菓子郎にくるようにして、前記度単はモガして、リー ドフレーム全体モギ軍は五子へ信載し、リードフレーム の外や紅モ含む不多の足分を打ちはさま型によりの試験 去でうことにより、内BIZ子とガロ母子を一年としたは、10 Mには爪できるしのである。ま実場点においては力がな みも少なす。現代文章上に信とした。 で見味の、すれは裏 目の小型化が可能な、且つ、多ピン化が可能な既好目止 製牛連び芸庫の作賞を可見としている。

【天拓列】本見朝の世段月止型丰富在島間の天石気を以 下、日にそって収明する。日1(4)は工業を外域なけ 止型半高体気器の紙を数は区であり、BD(b)は食器 の森状でである。日1中、100に甲殻引止左右をは 度、101は今之に豊子、102にリード点、102A リード部、101Aに以子郎(パッド郎)、103ほう イナ、104は絶縁度常料、105は極度層、106は 半田 (ベースト) からなるガロミ低である。 本実質判据 羅封止型半端体盤復は、疑惑するリードフレームを無い たもので、内部は千郎102A、万郎は千郎102Bモ 一体としたも中型のリード部102モ多数年30年30年37月 0.1 上に地球性程材 1.0 くを介して厚載し、直つ、力器 数子點1028先に今田からなるの年を任を配理的10 5 より丸貫へ矢出させて立けた。パッケージを住が料率 選挙を戻の面接に押算する形式打止型を基件を設てる。 り。回路基底へ放射される点には、半田(ベースト)を **冷泉。 色化して、カジミ子の1028かかまを見る電気** 的比较级之九名。本文范内积取到止发中毒并获者以,因 1(b)に示すように、中国作業子101の電子製(パ ッド部)101人は牛蛋白量子の中心はLはそろれ向し て2回づつ。中心無しに取って記憶されており、リード 質102 も、内部電子部102人が前記電子部(ハッド 益) に知った位置に半部弁会子101の節の方列に中心 する飲み対向するように記載をれている。 外配電子制) 0.2.Bは内部電子会102人から住戻リード部102C (8 ドフレームをは3.0.0の展示に係れれのレジスト3.0.1 を介して対れて立体し、ほぼ半部体を子の創紙までに置 」た位置で 中域作工子部に位欠する方向に、 豚属リード 1020かし午に金がり、ガ料は千年102日は七の丸 まに位置し、半年年至子の缶に平万万岳万内で一次元的 :尼州モレている。かち、中心はしも飲みで刃の力が最 *舞102日の配列を絞けている。そして、8カビ以子 3に連絡させ、平田(ベースト)からならのまで低10 そ朝政部105よりがおに点出させて取けている。 1. 絶疑原理材 1 0 4 としては、 1 0 0 p m 原のボリイ

٠.: .•

と前) も思いたが、心には、シリコンズのボリイミドリ TA1715(在本ペークライトは式金化)や単原化学 万年见HC52C0(巴加斯尼尼式会社口数) 等於於鹽 げられる。上尺末だれては、 平田ペーストからなるれば 文様であるが、 この部分は年色ボールに代えてしまい。 点、本業民的監督制止数率減在2回は、上記のように、 パッケージをなかなキョロ名のの正体に発音する。心は 的に小変化でれたパッケージであるが、自み方向につい ても、私1、0mm乗以下にすることができ、R欠し向 甚至も、4点点更子の電子数(パッド数)に知い2別に 尼凡したが、本連在京子の菓子の位在も二次元的に配在 し、天皇皇子郎と外部皇子説との一体となった見み毛頂 章。 本語は京子の章子を制に二次元的に配列して存在す ることにより、本点なま子の、一種の多ピン化に十分対 ETES.

【0009】 広いで、主見男のリードフレームの玄英病 を思げ、包にもとづいて武勢する。 本来場所リードフレ 一上は、上尺大筋兵半は年2年に無いられたものであ は内部以子部。 1.0.2.8 は万式担子群。 1.0.2.8 には放発 10.5 。 8.2 に実現例リードフレームの平面部を示すしの で、割2中、200はリードフレーム、201は内部な 子鄉、202以外都無子郎、203以往政リード部、2 0.4は盆は寒、2.0.5 ほのお客である。リードフレーム は428全(Ni42%のFc8金)からなり、リード フレームの反では、内部成子部のある元内部で0、05 mm。力展報子部のある原典器で 0、 2 mmである。内 部級子部の対向する先端部間出土を連続する連絡部205 も深肉(O、 O S mm 原)に形成されており、ほぼする 本基件以ませか数する無の打ちはを金変にて打ちはさし 39 裏い製造となっている。本実に何では外部粒子数202 は九状であるが、これに産走はされない。また、リード フレームタ材として42合金モ無いたがこれに発定され ない。展示さまでも良い。

【0010】 次に、上記実気気リードフレームの包込力 たも思を尽いて然まに改勢する。 鬱もは本会場的リード フレームを製造した工程を示したものである。先で、4 28金 (NI 42×の下e8金) からなる。#20. 2 **州州のリードフレーム京賞300を印度し! 紙の出版を** 京森寺を行い入くの片の歌した(即文(a)) は、リー モ皇がし、たいした。(日)(6))。

まいで、リードフレーム 早 以 3 0 0 の 年度から所定のパ ターンはモ馬いてレジストの原定の異分のみに収光を行 った後、灰色蛇壁し、レジストパターン301人をお成 LR. (#3 (c))

典レジストとでしば東京応応を収金社長の平方型数式レ ジスト(PMERレジスト)も世界した。 次いで、レジ ストパターン301人を制度制度基として、57°C. ド系の熱可型性がを取出Mi22C(B立化成長医療)10 月300の産産からスプレイエッチングして、わわせば

の本面区が配えに示されるリートフレームもはなした (23 (c)). E2 (b) OB. E2 CA) - A2 E おける必正なである。このは、レジストを米皿したほ。 氏仲亞鬼を取したは、原之の世所(内部は子紀分を含む 様似)のみにまメッキを見を行った。(DJ (e)) 曲、上記リードフレームの普通工法においては、図2 (b) に示すように、厚た部と具た都も形成するため、 力 配電子形成面 断からのエッテング (成分) を多く行 い、反対だめからは少なのにエッチング(耳台)を行っ た。また、モメッキに代え、様メッキやバラジウムメットは、食の半田が残られれば良い。 キでも長い。上之のリードフレームの口込方及は、1ヶ の半端は久盆を放設するために必要なリードフレーム! ケの製造方法であるが、後末は主意位の色から、リード フレーム無以モエッテングのエするは、数2にボナリー ドフレームを複数機器付けした状態で作製し、上記の工 姓を行う。この場合は、図2に京丁外幹部205の一畝 に選及する仲料(配売していない)モリードフレームの 外側に設けて延付けせせとする。

【0011】 本に、上足のようにしてが复されたリード フレームを思いた。本見朝の常度対止型中温は名位の登 18 遠方はの実施例を配にせって放析する。 図4は、本実施 興服証針止型中途体無益の製造工性を示すものである。 回るに赤すようにしてか复されたリードフレーム400 の外部電子は402形式器(点面)と対向する意味に、 ポリイミド系無理化型の絶益な実材(チープ)40) (日立作成株式会社型、HM122C) モ、400° C. 6 Kg/m' で1. 0 か充圧率して貼りつけた(型 4(a))。この状態の不断回を図るに示す。この比打 5年で会型405A、4058にて(図4(b))、対 南する内部准子群の先輩祭を認給する正は3403と、 その部分の絶数性をは(テープ)401とそりちばい た。 (四4 (c))

大いで、ガロ门ちほどお上び丘草県北型406人、40 6 息を用い、力や食404を含む不甘の配分を切り起す (暮く(8))と監禁に、絶縁は早以404そ介して本 終末展子407上にリード番408の色圧量を行った。 (#4 (e))

尚。この御4(d)に示す。ほぼリードとを思してリー ドフレームまはモ丈人でいるのだお204そまひ不良の 部分を切り取しは、智力対比したほに行っても良い。こ (0 の場合には、送本の単層リードフレームを思いたQFP パッケージ≒のようにダムパー (B示していない) モゴ けると良い。リードは410モキ席来京子411へ存在 した後、ワイヤー4しょにより、キュルステの双子(パ アド) 411人とリート番410の円立起ティ10人と を電気的に経典した。(日4(1)) その後。所定の主要を用い、エポキシネの皆な415で リード書410の万里は子郎4108のみモ兵比をせ で、土井を封止した。(即4(g)) ここでは、異点の主型(は示していない)を思いたが

死之の節(外部双子郎)も立し部在月止できれば、モア しもとなば必要としない。ないで、真色でのでいるのは 以子郎410日よに午田ペーストモスクリーン印刷によ り雲布し、半田(ペースト)からならの武司艦6166 作品し、本見間の智能対入止型半点体状度を作品した。 (804 (h))

ŧ

母。 丰田からなる方即交易(16の作者に、スクリーン 印刷に発定されるものではなく、 リフローまたはボッテ イング等でも、色質基度と半温は単葉との皮肤に必要な

[0012]

【発明の別品】 本見朝は、上記のように、 更なる訓練質 止型申請申款屋の富貴性化、常義総化が求められる状況 のもと、中間弁禁者パッケージサイズにおけるテップの 占有知を上げ、中級体質者の小型化に対応をせ、 国外基 低への大な都存を危死できる。から、回路高低への大夫 を広も向上させることができる森体基度の技術を可能と したものであり、RMになまのTSOP年の小型パッケ ージに個具であった更なる多ピン化も実験した製作料止 型平式は以産の提供を可能としたものである。

【中面の以上な技術】

【図1】実際病の御倉引入製料は存む症の数数が面面及 化复数高压物

【日2】大馬門のリードフレームの年回日

【図3】 共和州のリードフレームの製造工芸師

【劉4】大馬町の御路封止至年県井部県の製造工製部


【田5】 実施術のリードフレームに絶及技者材を貼りつ けた状態の革命国


【符号の説明】

301


	•
100	机器对正型半层体配置
101	. 华星作业子
1 0 1 A	電子部 (パッド部)
1 0 2	リード書
1 0 2 A	- A K K + K
1 0 2 B	外部每千年
102C	かにリード部
103	ワイナ
104	地位在 有
105	. 加加器
106	半田(ベースト)からなる方針
写框	
200	リードフレーム
2 0 1	内部推干部
202	力 節城千里
2 0 3	なだリードロ
204	建四郎
2 0 5	5 6 6
300	リードフレームまれ


レジスト





* ***





Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame Used Therein, and Fabrication Method for the Resin 5 Encapsulated Semiconductor Device

[CLAIMS]

20

- A resin encapsulated semiconductor device 10 comprising:
 - a semiconductor chip;
- a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that 15 is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and
- outer electrodes each connected to the outer terminal 25 portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

- 2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.
- 3. A lead frame comprising:
- portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;
- each of the outer terminal portions of the leads
 25 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip, and adapted to be connected to an external circuit,

e de la companya de l

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

er careta e a como as as ses ses ses ses ses

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

4

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the schiconductor thip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

20

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

.

10

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT DATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin The above semiconductor device can be encapsulate. (Ball Grid Array) type resin embodied into a BGA encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a twodimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

20

25

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end 15 surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

25

The Contraction

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. The lead frame of the present invention makes it possible to fabricate the above mentioned resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

25

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions. Thus, a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

[EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and 5 the reference numeral 100 denotes the resin encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin emcapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

10

15

20

25

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

25

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou'er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

10

15

20

25

As mentioned above. the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. In Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions," and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copperbased alloy may be used.

5

10

15

20

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase 25 resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

e distributed agree to a contract to a section of

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units each corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above. the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an ambodiment of the present invention will be described. Fig. 4 illustrates the method fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 $^{\circ}$ C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

8-145000

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

10

15

20

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

(EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor device. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

5

The State of the S